GSE5


GSE5 (310,5 h encadrées)


  1. UE: Modélisation/executifs (EP5EUE11)

    1. Modélisation objet en UML (EP5EU111 - 2 ECTS) - Ludovic Apvrille, Adrien Canuel Télécom ParisTech (14h C/TD, 9h TP)

      1. Présentation d'UML et de SysML.
      2. Capture des exigences, analyse système et conception avec SysML.
      3. Validation des modèles: simulation, vérification formelle, génération automatique de code et exécution.
      4. Modélisation du "Future Air Navigation System". 
      5. Modélisation d'une application réelle de freinage d'une automobile. 
    2. Linux embarqué (EP5EU112 - 2 ECTS) - Sébastien Bilavarn Polytech'Nice Sophia / LEAT (8h C/TD, 15h TP)

        Lectures:

      1. Introduction to Linux
      2. Linux kernel overview
      3. Linux for Embedded Systems
      4. Embedded Linux distributions
      5. Case study: Xilinx PowerPC Linux / Zynq Linux
      6. Device driver development

        Labs:

      1. Lab1 - Kernel development
      2. Lab2 - Character driver
      3. Lab3 - IOCTL driver
      4. Lab4 - Linux Framebuffer
      5. Lab5 - Introduction to OpenCL
    3.  Exécutif temps réel (EP5EU113 - 2 ECTS) - Eric Dekneuvel Polytech'Nice Sophia / EPOC (14h C, 9h TP)

      1. Rappels sur l’architecture matérielle et logicielle
      2. Principes généraux de l'ordonnancement
      3. Ordonnancement non préemptif
      4. Ordonnancement préemptif
      5. Primitives de contrôle de processus
      6. Synchronisation des processus
      7. Partage de données entre processus
      8. Echange de messages entre processus
      9. Inter blocage et famine de processus
  2.  UE: Technologie des cartes à puces/Robotique (EP5EUE12)

    1. Technologie des cartes à puces (EP5EU121 - 2 ECTS) - Stéphane Chrétien Gemalto (14h C/TD, 9h TP)

      1. Historique
      2. Standards et protocoles
      3. Java Card
      4. Microcontrôleurs
      5. Cartes bancaires
      6. Carte SIM
      7. Test de logiciel embarqué
      8. Signature digitale
    2. Robotique (EP5EU122 - 2 ECTS) - Guillaume Ducard Polytech'Nice Sophia / I3S (14h C, 9h TP)

      1. Structure générale des robots et constituants
      2. Modélisation et capteurs proprioceptifs 
      3. Estimation de l'orientation d'un robot
      4. Commande par retour d’état
      5. Commande référencée capteurs
  3. UE: Conception et vérification SoC (EP5EUE13) 

    1. Architecture et applications des SoCs (EP5EU131 - 2 ECTS) - Cécile Belleudy UNSA / LEAT (11h C, 12h TP)

      1. La technologie
      2. Les applications SoC et outils
      3. Systèmes sur puce « SoC : System on Chip »
      4. Exemples de SoPC
      5. Vérification / Validation
      6. Low Power
    2. Vérification des circuits (EP5EU132 - 2 ECTS) - François Cerisier TVS Test and Verification Solutions (14h C, 9h TP)

      1. Introduction à la vérification
      2. Le langage Verilog
      3. Extension de Verilog pour Design, Verification et Modélisation
        1. Nouveau type de données et classes
        2. Process, Tasks et Functions
        3. Assertions : SVA – quelques mots
      4. Contraintes Aléatoires
      5. OVM : Open Verification Méthodology
      6. Structure d’un composant de vérification SystemVerilog : OVC – Open Vérification Component
      7. Utilisation d’un OVC et écriture d’un test
    3. Conception architecturale (EP5EU133 - 2 ECTS) - Eric Dekneuvel Polyech'Nice Sophia / EPOC (14h C, 9h TP)

      1. Introduction à la conception architecturale
      2. Styles d’architecture et critères de conception
      3. Représentation et optimisations comportementales des algorithmes
      4. Ordonnancement 
      5. Allocation
      6. Transcription d’une solution fonctionnelle en VHDL 
  4.  UE: Circuits et protocoles télécoms (EP5EUE14) 

    1. Circuits et protocoles télécoms (EP5EU141 - 2 ECTS) - Eric Dekneuvel Polytech'Nice Sophia / EPOC, Sébastien Bilavarn Polytech'Nice Sophia / LEAT (14h C, 9h TP)

      1. Le support de transmission
      2. Transmission en bande de base
      3. Transmission en large bande
      4. Interface électrique
      5. Transmission asynchrone
      6. Transmission synchrone
      7. Compression des données
      8. Protocole de contrôle d’un échange
      9. Contrôle d'accès au médium
    2. Réseaux de terrain (EP5EU142 - 2 ECTS) - Georges Bussignies ESIEE Paris (12h C, 9h TP) 

      1. Généralités sur les réseaux: Modèle OSI
      2. Couche 1: Etude des formats de transmissions usuels
      3. Couche 2: Etude des méthodes d’accès importantes
      4. Méthode de détection des erreurs
      5. Couche 3: Etude de la couche réseaux IP
      6. Couche 4: Etude de la couche transport TCP/UDP
      7. Etude des couches applications utilisées dans l’industrie
      8. Modèle CIM et la hiérarchisation.
      9. Application avec Travaux pratiques sur Ethernet TCP UDP/IP
      10. Restrictions particulières liés aux réseaux de terrain
      11. Modèle OSI simplifié
      12. Méthodes d’échanges
      13. Problématique temps réel et déterminisme
      14. Notion de sureté de fonctionnements
      15. Les couches applications industrielles et la supervision.
      16. Etude et comparaisons des protocoles Modbus, Can, Flexray, Zigbee  
      17. Applications sur Can et Zigbee
  5. UE: SystemC (EP5EUE15 - 3 ECTS) 

    1. SystemC (EP5EUE15) - Fabrice Muller Polytech'Nice Sophia / LEAT (17h C, 6h TD)

      1. Introduction à la conception de systèmes avec SystemC
      2. Introduction à SystemC
      3. Les Types
      4. Les Modules
      5. Le temps
      6. Le parallélisme
      7. Les canaux prédéfinis
      8. Structure hiérarchique en SystemC
      9. La Communication
      10. Conception de canaux
      11. TML 1.0 
    2. Travaux pratiques (15h TP)

      1. Simulation mixte VHDL / SystemC
      2. Modélisation d’une UART (Tx/Rx)en SystemC
      3. Canaux primitif  (bus TLM)
      4. Transacteur (RTL vers TLM) à partir de l’UARTVHDL / SystemC 
  6. UE: Projet (EP5EUE16 - 3 ECTS)

    1. Projet GSE (EP5EU16) 15h TP + 75h non encadrées - Eric Dekneuvel Polytech'Nice Sophia / EPOC

Le projet GSE est un module transverse dont l'objectif est la mise en pratique de toutes les comptétences acquises pour la réalisation complète d'un système embarqué. Il s'articule autour de la conception d'un appareil type modulateur/démodulateur de signaux transmis en large bande, depuis la cahier des charges jusqu’à l’implémentation et le test complet de l’équipement.